PCB设计检查表

PCBA Checklist设计检查表,序号编号检查项目说明检查结果备注,（不符合项需要说明）,是否NA,1.01.0硬件设计要求,2.01.1独立功能模块是否用框线和名称标示,3.01.2IC等器件退耦电容归属是否明确,4.01.3单板功能方框图已提供,5.01.4重要信号已单独标示,6.01.5PCB设计的特殊要求已单独说明,7.02.0封装与布局,8.02.1所有器件封装已是最新版本，并与实物保持一致(硬件设计者与实物核对封装),9.02.2所有器件已经放置到板面,10.02.3整体布局参照原理功能框图，兼顾美观及电源、地的分割,11.02.4高、中、低频电路分开,12.02.5数字电路与模拟电路分开放置,13.02.6高温、发热器件远离其他器件放置,14.02.7退耦电容靠近相关器件放置,15.02.8晶体、晶振靠近相关器件放置，多负载时应平衡放置,16.02.9打印1:1的布局图，器件封装、布局经过硬件工程师确认,17.02.1普通板有大于3mm工艺边,18.02.11器件布局间距，IC大于2mm、BGA大于5mm；特殊情况可适当调整。但保证IC大于1mm，BGA大于3mm,19.02.12压接件距其他器件大于5mm，焊接面压接件贯通区域无任何器件,20.02.13有极性插装器件第一脚为方焊盘,21.02.14坐标原点为板框左、下延伸线交点,22.02.15板外框平滑弧度5mm，或者按结构尺寸图设计,23.02.16高度≥10mm器件周围3mm内不能放置贴片器件（矮、小器件）,24.02.17双列封装数字集成电路有1个或以上滤波电容,25.02.18QFP、BGA、PLCC、模拟IC等器件有2个或以上滤波电容,26.02.19含贴片器件的PCB，贴片器件所在面的板任选2角各放置一个定位光标,27.02.2MOUNTING孔（安装孔）是否镀铜（要镀铜）,28.02.21GUIDE PIN孔（定位孔）是否没镀铜（除另有说明，不要镀铜）,29.02.22元器件的1脚是否为方PAD,30.02.23POWER PLANE 分割时是否出现瓶颈,31.02.24BGA SOCKET 相同的POWER PIN 是否连接起来,32.02.25BGA SOCKET相同的GND PIN 是否连接起来,33.02.26BGA SOCKET的四圈及四角，是否加上DECOUBLING CAP 的PATTERN,34.02.27是否在板上形成了一圈POWER RING（永不要在板上形成了一圈POWER RING，否则会产生电磁噪音，可把POWER RING 割成两个半圈 ）,35.02.28在SMA区内，是否有POWER PLANE（不应有）,36.02.29GROUND PLANE上是否走线（不可以走线）,37.02.3在GROUND PLANE 上是否出现island（不可以）,38.02.31在POWER PLANE 上是否出现island（不可以）,39.02.32在SOCKET是否提供FLOATING METAL RING（电源圈和GND圈）或STIP条（电源条和GND条）,40.02.33ANALOG PAD是否有GROUND RING,41.02.34去耦电容是否距离对应POWER PIN 够近（越近越好）,42.02.35板上Analog区与Digital区是否隔开,43.02.36每一层的ANALOG区与DIGITAL区的大小、形状是否完全一样,44.02.37ANALOG TRACE 下层的GROUND PLANE为ANALOG GROUND,45.02.38DIGITAL TRACE 下层的GROUND PLANE为DIGITAL GROUND,46.02.39ANALOG POWER PIN的去耦电容必须接ANALOG GROUND,47.02.4DIGITAL POWER PIN 的去耦电容必须接DIGITAL GROUND,48.02.41继电器为尾对尾相对或互相垂直（绝对不可平行放）,49.02.42线圈式电容最外的圈接地,50.02.43LEAD式电容，不要把2个电容的POWER脚放在一起,51.02.44所有反馈（OUTPUT TO INPUT）元件，必须放近OP AMP（放大器），连线越短越好,52.02.45去耦电容必须非常接近OP AMP 的POWER PIN（例如线路有电阻，电容必须优先于电阻放近POWER PIN）,53.03.0布线,54.03.1相邻层布线方向定义互为垂直；如不可避免平行，则两层的走线不可完全重叠,55.03.2非差分信号平行布线长度≤2000mil,56.03.3线间距≥6mil，线宽≥5mil,57.03.4电压大于5V的分割区分割线宽为50mil，5V及以下的分割线宽≥25mil,58.03.5普通板板边沿禁止布线区3mm,59.03.6没有锐角和90布线,60.03.7高速信号线、时钟信号线遵循回路面积最小原则,61.03.8总体布线均匀，布线尽可能短，且少过孔,62.03.9布线线宽保持一致，没有跳变,63.03.1差分信号平行布线、等长,64.03.11接插件管脚间的布线≤500mil,65.03.12高频、高速、时钟等重要信号与地平面相邻,66.03.13没有开路线,67.03.14布线在空间没有形成闭环,68.03.15布线长度最短,69.03.16电源和高热器件，安装面没有其他布线穿越,70.03.17卧装TO220封装三极管下，铺铜箔、开阻焊窗,71.03.18屏蔽盒、屏蔽线连接到对应的地网络,72.03.19所有网络已完成布线,73.03.2定位光标设置正确,74.03.21色码电阻、电感下没有过孔,75.03.22焊接面贴片电阻、电容、电感焊盘间区域没有过孔,76.03.23没有孤立铜箔区,77.03.24保证分割区的连续性,78.03.25开窗有明确标注,79.03.26没有封闭尺寸,80.03.27标注单位一致，与缺省单位不一致时自带单位,81.03.28安装孔位置有标注,82.03.29尺寸标注误差≤3mil,83.03.3板框倒角有标注,84.03.31过孔设置正确,85.03.32母板过孔为VIA40、VIA24、VIA16、VIA12，单板过孔为VIA24、VIA20、VIA16、VIA12、VIA8、 VIA16,86.03.33没有过孔上焊盘,87.03.34过孔间距≥8mil,88.03.35过孔与焊盘间距≥10mil,89.03.36铺铜箔区域，铜箔与过孔间距≥15mil,90.03.37多排连接器内部没有过孔,91.03.38板上有独立的地测试孔,92.03.39丝印未上焊盘,93.03.4母板正反两面都有丝印标示（板名、单板插座名称）,94.03.41丝印方向为从左到右、或者从下到上,95.03.42板名、板本号已有,96.03.43丝印归属明确，无歧义,97.03.44主要供电电源，根据电流大小加粗走线，保证供电,98.03.45外部电源供电的电源插座位置靠近外部电源放置,99.03.46单板上已经放置了条形码丝印和防静电标识,100.03.47线连到大PAD时，大PAD做成TEAR DROP形,101.03.48元器件下不要走线（包括SOLDSIDE和COMP SIDE）（1.空间很小时，继电器下可走线 ；2. CLK线、ANALOG线不要从元器件下走线 ；3. 尽可能避免从电容下走线）,102.03.49线与元件PIN距离是否≥100 mil,103.03.5线距小于10mil时，平行长度是否超过1寸（不可以超过1寸）,104.03.51两个PAD或孔中间的线是否放,105.03.52当一线连接A、B、C、D点时，连接方法为DAISY CHAIN（串联）例如A—B—C—D……,106.03.53Critical TRACE（连接CLK的TRACE）以最短原则设计,107.03.54Critical TRACE（连接CLK的TRACE）间距离是否尽可能远（最小为线边到线边距离的三倍）,108.03.55Critical TRACE（连接CLK的TRACE）如为ANALOG TRACE ，要加上GUARD LINE（屏蔽线）,109.03.56先设计Critical TRACE（时钟信号线），再布其它线,110.03.57在ANALOG PAD处是否有引线（不应有引线，否则会把ANALOG PAD的GROUND RING 割破）,111.03.58ANALOG PAD在TESTER SIDE时，是否把线布在DEVICE SIDE。（应该布在DEVICE SIDE ）,112.03.59TRANSISTORS（三极管），不要把BASE（基极）的连线走在EMITTER和COLLECT之间,113.03.6OP AMP（放大器）输入线必须很短，一对输入线等长,114.03.61所有反馈（OUTPUT TO INPUT）元件，必须放近OP AMP（放大器），连线越短越好,115.03.62OP AMP 的输入线路要远离输出线路,116.03.63线尽可能不要走入孔的Clearance范围以内（如很难避免时，设计前一定要通知主管）,117.04.0其他,118.04.1DRC检查,119.04.2最小间距检查,120.04.2.1PAD与线的SPACING：最小要5mil（最好把线与SPACING平分三等份,121.04.2.2PAD与PAD的SPACING：最小要8mil,122.04.2.3线共GND PLANE的距离为15mil（此种情况只会发生于COMPOSITE GND，走线与GND在同一层）,123.04.2.4线到孔的距离≥20mil,124.0Minimum Spacing: Surface Layers: 7mil,125.0Inner Laywes: 4Layer Board: 11mil,126.06/8 Layer Board: 13mil,127.010/12 Layer Board: 14mil,128.04.3与电原理图网络匹配检查,129.04.4元件焊盘过孔尺寸检查,130.04.4.1板厚度≤125mil时，VIA孔（过孔）为25mil,131.04.4.2板厚度>125mil时，VIA孔（过孔）为32mil,132.04.4.3对于长方形的PAD ，长的每边15mil ，短的每边有4mil,133.04.4.4Via Hole 尺寸为20mil,134.04.4.5POWER 及 GROUND ACCESS 为32mil,135.04.4.6GRID HOLE及其他ACCESS为45mil,136.04.4.7GUIDE PIN HOLE（非镀通孔）,137.0如图纸有提供HOLE SIZE ，按图纸做,138.0如图纸提供是PINSIZE ，HOLE SIZE 等于PIN SIZE（对角线或直径）加4mil,139.04.4.8螺丝及COUNTERSINK,140.0请参考螺丝与孔对照表，表上列出为孔的大小,141.04.4.9VIA 孔的ANNULAR RING 每边为5mil,142.04.4.10螺丝孔的ANNULAR RING，PAD的大小为孔的两倍,143.04.4.11BGA SOCKET（POGO PAD TYPE）,144.0VIA HOLE ：0.25mm（10mil ，当板的厚度小于或等于0.125”时）,145.00.30mm（12mil，当板的厚度大于0.125”时）,146.04.4.12BGA SOCKET（POGO PAD TYPE）,147.0Annular Ring：最小要3mil（最好做5mil）,148.0PAD与线的SPACING：最小要5mil（最好把线与SPACING平分成三等份）,149.0PAD与PAD的SPACING：最小要8mil,150.04.4.13BGA SOCKET（Through Hole TYPE）,151.0Hole size：1.27mm pitch 用0.5mm（20mil）,152.01.00mm pitch 用0.35mm（14mil）,153.04.4.14BGA SOCKET（Through Hole TYPE）,154.0Annular Ring：先做长圆PAD，长的两边做0.008”，短的两边做0.005”,155.0做不到两边就做一边长PAD，再不成就做圆PAD，但最小要做5mil,156.0PAD与线的SPACING：最小要0.005mil（最好把线与SPACNG平分成三等份),157.0PAD与PAD的SPACING：最小要0.008”,158.04.4.15其他SOCKET,159.0HOLE SOZE：按照图纸做,160.0Annular Ring：最小要0.010”，如不能达至要求就长圆PAD,161.0长圆PAD的ANNULAR RING：长的一边做15mil，短的一边做6mil,162.0左右两边最小做2mil（最好做5mil）,163.04.4.16SOCKET GUIDE PIN（Alignment Pin/Fix Pin）Hole的大小,164.0a.如图纸有提供Hole Size ，按图纸做,165.0b.如图纸提供是Pin Size，Pin数量为两支，Hole Size等于Pin Size加0.002”,如Pin数量为两支以上，Hole Size等于Pin Size加0.004”,166.0c.所有Guide Pin Hole如图纸无特别要求，全为非镀通孔,167.04.4.17SOCKET MOUNTING HOLE的大小,168.0a.如图纸提供Hole Size，按图纸做，PAD SIZE等于HOLE SIZE的1.5倍。169.0b.如图纸提供螺丝的大小，请参考螺丝与孔对照表来决定Hole Size,170.0c.所有Mounting Hole如图纸无特别要求，全为镀通孔,171.0d.如图纸要求安装Pem Nut或Thread Insert，根据螺丝大小按照以下标准做（无须按照图纸做，如使用的螺丝，下表没有列出，请问人）,172.04.4.18其他HOLE(除VIA孔、BGA、PGA、螺丝孔等) 的ANNUAR RING的每边为10mil~15mil,173.04.4.19镀通孔的内层Clearance为40mil,174.04.4.20非镀通孔的内层Clearance为100mil,175.04.4.21所有PIN的SOLD MASK 只需大于PAD每边2．5mil,176.04.4.22板边的CLEARANCE为100mil ,177.04.5线径检查,178.04.5.1线的宽度不能小于5mil（SIGNAL线一般为11~14mil，特性阻抗约为50欧）,179.04.5.2SIGNAL线的Clearance为30mil,180.04.5.3POWER TRACE 线宽：30mil~50mil,181.04.5.4GROUND TRACE 线宽：30mil~50mil,182.04.6元件封装检查,183.04.6.1元件封装符合资料要求,184.04.6.2各种元件根据资料或从LIBRARY取出,185.0a.如果PIN数<120及每行PIN数<25：正常孔大小,186.0b.如果PIN数>120及每行PIN数>25：正常孔大小+2mil,187.0c.如果PIN数>200及每行PIN数>40：正常孔大小+4mil,188.04.6.3RELAY HOLE为45mil（如DIP有特别要求，按DIP做）,189.04.6.4其他元件的孔（如Connector ，Edge Connector等）,190.0如图纸有提供HOLE SIZE ，按图纸做,191.0如图纸提供是PINSIZE ，HOLE SIZE 等于PIN SIZE（对角线或直径）加6mil,192.04.7元件标注、丝印检查,193.04.7.1板上所有元件（继电器、电阻、电容、IC等）均需加标号,194.04.7.2HYT的LOGO在DEVICE SIDE,195.04.7.3线路板的PART NUMBER（P/N）在DEVICE SIDE,196.04.7.4LOGO和P/N按板大小成比例要美观和大小明显,197.04.7.5板上所有字符>35mil,198.04.7.6所有元器件PIN1加箭头，并且箭头在OUTLINE线外但尽量接近PIN1,199.04.7.7白字（SILKSCREEN）用的线宽最小要6mil,200.04.7.8线路板每层都要写层号,201.04.8对外接口间配合检查,202.04.9超高超大元件的安装、固定、干涉检查,203.04.1EMC/EMI检查(同时要考虑辐射与传导两个方面),204.04.10.1时钟产生器的位置尽量不要靠近对外的连接器,205.04.10.2高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射,206.04.10.3器件所推的信号斜率尽量小以减低高频成分,207.04.10.4选择去耦电容时注意其频率响应是否符合需求以降低电源层噪声.,208.04.10.5注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗Loop inpedance尽量小)以减少辐射,209.04.10.6可用分割地层的方法以控制高频噪声的范围,210.04.10.7适当的选择PCB与外壳的接地点,211.04.11热设计检查,212.04.12接插件的安装、固定、配合、干涉检查,213.04.13机械结构配合检查,214.04.14机械安装定位检查,215.04.15产品的可生产性和工艺性检查,216.04.16PCB标识或标志检查,217.04.17设计的图号检查,218.04.18设计的版本检查,219.04.19PCB制作要求检查,220.04.2输出文件的完整性